作为全球芯片代工企业的龙头，台积电除了在对制程工艺进行改进外，还一直在升级芯片的封装技术，近日就公布了一系列的全新芯片封装技术，解决高性能计算所需要的高规格芯片需求。比如台积电的CoWoS-S晶圆级封装技术，经过多次的迭代升级，已经突破了光刻掩膜尺寸的限制，并且台积电计划将在明年实现于3x尺寸中放入8颗HBM。
此外，根据台积电公布的规划，到2023年的时候，他们将能够把封装技术推进到新的高度，芯片能够做到4倍于掩模尺寸的程度，可以封装高达12颗HBM，加上主芯片就有多大13颗HBM了，HBM总面积将达到惊人的3200平方毫米。对比之下，英伟达的安培架构GA100核心面积仅826平方毫米，仅是台积电新型芯片的四分之一。
随着HBM技术的发展，到达2023年将会拥有远超当下芯片的容量和带宽，甚至可以达到TB级别，届时显然会让芯片的传输和处理速度再上一个台阶。
